Try to reduce, if possible, the number of registers used to synthesize the hardware description of the given vhd files. Any modification can be made in two ways: a) no change in the moment the signals are updated, even if it means delaying the updating of an already available signal and b) an advance in the moment at which the signal is updated (this is dangerous if this signal must be synchronized with another signal). Write comments in the code to mark your choice and its effects. You can compile all the vhdl files in your folder by running "ghdl -a *.vhd' or by using the Makefile that cleans the folder after the compilation.
Introducció al problema de la construcció de projectes i make.
"Sistemes Digitals" és la continuació natural de l'assignatura d' "Introducció als sistemes digitals". Des del vessant del maquinari programable (FPGAs, CPLDs) s'aprofundeix en la definició i comprensió del control digital a través del llenguatge de descripció VHDL. El cos central de l’assignatura es planteja com una sèrie de mini projectes, de dispositius reals, que s’hauran de controlar des d’un dispositiu FPGA.
Material bibliogràfic i referències diverses que donen suport a l'assignatura
Objectius, organització, metodologia docent, avaluació, etc.
En aquest curs es presenten les eines necessàries per al processament de senyals digitals. El curs és una continuació de, i segueix un guió similar al de, Senyals i Sistemes dedicat al processament de senyals analògics. Durant el curs es presenten les eines digitals i es comparen amb les eines analògiques vistes anteriorment: transformada Z vs transformada de Laplace, transformada de Fourier vs transformada discreta de Fourier, filtres analògics vs filtres digitals... El processament serà simulat en un ordinador usant llenguatges de programació d'alt nivell (Octave o Matlab) i s'implementaran aplicacions bàsiques (en temps real) en un microcontrolador i/o CPLD/FPGA usant llenguatges de programació de baix nivell (assemblador, C...). En el laboratori partirem de senyals analògics, els convertirem en digitals, en simularem o implementarem el seu processament, i tot seguit els tornarem a convertir en analògics. Per tant, caldrà introduir els convertidors A/D i D/A i els conceptes de mostreig, quantificació i interpolació.
Prova Final Gener de 2020
Exemple procediment assemblat
Extract the folder adc2pwm. Open a terminal in this folder and, with the Arduino connected to an USB port, execute make. To avoid 'sudo' before 'make' add yourself to the dialout group: 'sudo adduser your_username dialout'. In order to refresh group permissions you have to logout and login again or you can execute 'newgrp dialout'.
Minimize the number of registers
