

Sistemes Digitals

Mini Tutorial del Quartus

Creació d'un projecte Quartus des de zero

Alexis López
Pere Palà

Departament de Disseny i
Programació de Sistemes Electrònics



25 de febrer de 2014

Aquesta obra està subjecta a una llicència Reconeixement-Compartir Igual 3.0 Espanya de Creative Commons. Per veure'n una còpia, visiteu <http://creativecommons.org/licenses/by-sa/3.0/es> o envieu una carta a Creative Commons, 171 Second Street, Suite 300, San Francisco, California 94105, USA.

1 Creació d'un projecte en Quartus II

1.1 Creació d'un projecte nou

Al executar el Quartus II s'obrirà una finestra on haurem d'escollir l'opció *Create a New Project*. A continuació tindrem cinc passos per completar la creació del projecte.

- Page 1. Escollim el directori de treball i el nom del projecte. Compte! En els PCs del laboratori heu de crear el projecte en la vostra carpeta personal.
- Page 2. Aquí afegirem els nostres fitxers en VHDL que volguem incloure en el projecte. Si encara no els hem creat, anirem directament al següent pas.
- Page 3. Ara hem d'escollir amb quin dispositiu treballem. Seleccionem la família Cyclone IV E i el dispositiu EP4CE22F17C6 de la llista.
- Page 4 and 5. En Sistemes Digitals, en principi, no modificarem res en el pas 4. I el 5 és un resum del projecte. Així que finalitzem la creació del projecte i ja podem treballar.

1.2 Afegir fitxers al projecte i la seva jerarquia

Per afegir fitxers VHDL en el projecte haurem d'anar a *Project/Add Files in project* i afegir els fitxers corresponents.

IMPORTANT! Tot projecte ha de tenir un fitxer que sigui la capa superior. En aquestes pràctiques, aquest fitxer, sempre serà un diagrama de blocs on hi hauran dibuixades les connexions entre els diferents mòduls creats a partir dels fitxers en VHDL.

- Per crear un fitxer de diagrama de blocs s'ha d'anar a: *File/New* i seleccionar *Block Diagram/Schematic File*. Un cop creat el guardarem amb el mateix nom que el projecte per evitar problemes.
- Ara assignarem aquest fitxer com a capa superior. Per fer-ho, anirem en l'apartat *Project Navigator*, on hi ha tots els fitxers del projecte, i amb el botó dret del ratolí sobre el fitxer seleccionarem *Set as Top-Level Entity*.

1.3 Creació de blocs a partir de fitxers VHDL

Per afegir els blocs VHDL en el fitxer de l'esquema, haurem de seguir els passos següents:

- Fer clic amb el botó dret del ratolí sobre el fitxer VHDL del qual volem crear el bloc i escollir l'opció *Create Symbol Files for Current File*
- Un cop s'ha creat el símbol corresponent al fitxer VHDL, hem d'obrir el fitxer d'esquema i clicar amb el botó dret del ratolí sobre l'esquema i escollir l'opció *Insert/Symbol/Project* on seleccionarem el bloc corresponent.

1.4 Anomenament de PINs i Compilació del codi

Un cop hem acabat el nostre disseny electrònic, per implementar-lo, necessitem anomenar els PINs de la FPGA per tal de que el Quartus ho relacioni amb els ports d'entrada i sortida que hem col·locat en l'esquema.

- Baixeu-vos el fitxer *DEONANO_pins_prac_SD.tcl* d'Atenea i col·loqueu-lo en el directori del projecte del Quartus.
- Aneu a la pestanya *Tools* i seleccioneu *Tcl Scripts....*
- Escolliu el fitxer que us heu baixat i executeu-lo amb el *RUN*.

Per finalitzar, només queda sintetitzar el projecte i programar-lo a la FGPA. Per sintetitzar el projecte haurem d'escollir *Start Compilation* de la pestanya *Processing*.

Un cop s'ha compilat el projecte, s'ha creat un fitxer en format *.sof* que serà el quin programarem a la placa. Per obrir el programador anirem a *Tools/Programmer*, on en principi ja ens haurà detectat automàticament el dispositiu i el fitxer *.sof* i per tant ja podrem prémer *Start* per implementar el nostre projecte a la FPGA.