

Microelectrònica

Examen Final. 23 de gener de 2019

EPSEM. Enginyeria de Sistemes TIC
Temps per a la resolució: 2 hores.

- (2 punts) Indiqueu si les següents afirmacions són CERTES o FALSES. Justifiqueu la resposta en cada cas.
 - Els díodes Schottky presenten una tensió llindar de conducció més baixa que els díodes de junció PN.
 - El temps de resposta d'un circuit digital CMOS augmenta amb la tensió d'alimentació aplicada.
 - La reducció en l'escala d'integració de circuits comporta que les tensions suportades pels dispositius així com la potència dissipada per aquests sigui menor.
 - Les memòries flash de tipus NOR presenten una estructura on els transistors de porta flotant es troben connectats en sèrie.
- (2 punts) L'inversor CMOS és un element bàsic en circuits digitals, on els senyals prenen dos nivells discrets. L'inversor, però, també té altres aplicacions, com és la d'amplificador analògic. Considereu l'inversor CMOS amb la corba de transferència mostrada a la Figura 1.




Figura 1

Suposeu que voleu utilitzar aquest inversor per amplificar un senyal sinusoidal de baixa freqüència procedent d'una font de tensió v_g de 100 mV d'amplitud.

- Expliqueu què cal fer per aconseguir amplificar adequadament aquest senyal amb l'inversor CMOS.

- b) Doneu l'esquema d'un possible circuit que, incorporant l'esmentat inversor i altres elements que proporcionin un acoblament adequat del senyal v_g , permeti realitzar la funció desitjada.
- c) Determineu quina serà l'amplitud de sortida, així com l'amplificació proporcionada pel circuit.
3. (2 punts) Dissenyeu una porta lògica CMOS que implementi amb el mínim nombre de transistors la funció

$$F = A + BC + C\bar{D}$$

4. (2 punts) Considereu el disseny d'un inversor CMOS de dimensió mínima alimentat a $V_{DD} = 5 \text{ V}$ i fabricat amb tecnologia de $2 \text{ }\mu\text{m}$. Els paràmetres del transistor NMOS són: $K'_N = 20 \text{ }\mu\text{A/V}^2$, $V_{TN} = 0,5 \text{ V}$, i els del PMOS: $K'_P = 10 \text{ }\mu\text{A/V}^2$, $V_{TP} = -0,7 \text{ V}$. Dimensioneu els transistors per tal que la tensió de commutació entre els dos nivells lògics a l'entrada ($v_i = 2,5 \text{ V}$) es correspongui amb la de commutació entre els nivells a la sortida ($v_o = 2,5 \text{ V}$), essent el consum de corrent a l'esmentada tensió de $100 \text{ }\mu\text{A}$.
5. (2 punts) Proposeu un esquema circuital que es correspongui amb el *layout* de la Figura 2 i identifiqueu de quin circuit es tracta.




Figura 2