

Microelectrònica

Prova Parcial. 1 de desembre de 2015

EPSEM. Enginyeria de Sistemes TIC
Temps per a la resolució: 2 hores.

- (2,5 punts) Expliqueu, de forma genèrica però alhora amb cert detall, les diferents etapes que intervenen en la fabricació d'un circuit integrat típic, des de l'obtenció del silici monocristal·lí fins al xip encapsulat resultant.
- (2,5 punts) Es vol dissenyar un divisor de tensió CMOS que proporcioni una tensió de sortida $v_o = 0,75$ V a partir d'una tensió d'alimentació $V_{DD} = 1,5$ V, segons l'esquema de la Figura 1.




Figura 1

La tecnologia utilitzada és de 180 nm, amb dispositius d'amplada mínima $W = 240$ nm, $K'_P = 10 \mu\text{A}/\text{V}^2$, $K'_N = 20 \mu\text{A}/\text{V}^2$, $V_{TP} = -0,5$ V i $V_{TN} = 0,3$ V.

- Justifiqueu quina és la zona de funcionament dels transistors.
 - Determineu-ne les dimensions corresponents, sabent que es vol que el corrent consumit pel divisor no superi els $10 \mu\text{A}$.
- (2,5 punts) En el disseny d'un circuit integrat que va alimentat a $V_{DD} = 5$ V, es necessita incorporar una resistència lineal de 1100Ω connectada al node de referència per un dels extrems. Amb aquest objectiu, es consideren dues possibilitats:
 - Utilitzar silici policristal·lí (polisilici), amb les següents característiques: resistència laminar $R_s = 65 \Omega/\text{quadrat}$, dimensió mínima $W = L = 2 \mu\text{m}$.
 - Utilitzar un transistor MOS de canal N d'enriquiment funcionant en zona òhmica. Paràmetres: $K' = 70,28 \times 10^{-6} \text{ A}/\text{V}^2$, $V_T = 0,7$ V, dimensió mínima $W = 3 \mu\text{m}$, $L = 2 \mu\text{m}$.

Dissenyu la resistència de dimensió mínima per a cadascun dels plantejaments proposats, i discutiu els avantatges i inconvenients que ofereix cada solució.

4. (2,5 punts) Donat el circuit de la Figura 2,

- Determineu la funció lògica $F = f(A, B)$ que aquest implementa.
- Proposeu un circuit alternatiu realitzat amb tecnologia CMOS que proporcioni la mateixa funció lògica.
- Determineu quina de les dues opcions és més avantatjosa, si es busca com a prioritat que tingui el mínim nombre de transistors (considereu tecnologia CMOS en ambdós casos).




Figura 2