

# Microelectrònica

## Examen Final. 29 de gener de 2015

EPSEM. Enginyeria de Sistemes TIC  
Temps per a la resolució: 3 hores.

- (2 punts) Descriviu els 4 tipus principals de transistor MOS que existeixen, dibuixant-ne l'estructura interna i explicant els corresponents modes de funcionament.
- (2 punts) Des del present any 2015, Intel està produint la 5a generació de microprocessadors Intel Core, en les seves variants i3, i5 i i7, fabricats amb tecnologia de 14 nm. Indiqueu els avantatges que, previsiblement, presentaran aquests processadors respecte de l'anterior generació de 22 nm. Justifiqueu el perquè de cada aspecte considerat.
- (2 punts) En el disseny d'un circuit integrat que va alimentat a  $V_{DD} = 5$  V, es necessita incorporar una resistència lineal de  $1100 \Omega$  connectada al node de referència per un dels extrems. Amb aquest objectiu, es consideren dues possibilitats:
  - Utilitzar silici policristal·lí (polisilici), amb les següents característiques: resistència laminar  $R_s = 65 \Omega/\text{quadrat}$ , dimensió mínima  $W = L = 2 \mu\text{m}$ .
  - Utilitzar un transistor MOS de canal N d'enriquiment funcionant en zona òhmica. Paràmetres:  $K' = 70,28 \times 10^{-6} \text{ A/V}^2$ ,  $V_T = 0.7$  V, dimensió mínima  $W = 3 \mu\text{m}$ ,  $L = 2 \mu\text{m}$ .

Dissenyeu la resistència de dimensió mínima per a cadascun dels plantejaments proposats, i discutiu els avantatges i inconvenients que ofereix cada solució.

- (2 punts) El circuit de la Figura 1 mostra l'esquema bàsic d'un amplificador amb transistor NMOS.




Figura 1

La tecnologia utilitzada és de  $0,18 \mu\text{m}$  amb  $K' = 20 \mu\text{A/V}^2$ ,  $V_T = 0.5$  V i  $V_{DD} = 1,5$  V.

Es demana:

- a) Sabent que  $R_D = 5 \text{ k}\Omega$  i que es vol que la tensió de sortida en el punt de treball sigui la meitat de la d'alimentació  $V_{DD}$ , dimensioneu el transistor per tal d'obtenir una amplificació en petit senyal  $|A_v| = 10$ .
  - b) Determineu el valor al que cal fixar el punt de treball de la tensió d'entrada del transistor,  $V_{GSQ}$ , necessari per aconseguir el funcionament desitjat.
  - c) Comenteu diverses possibilitats per implementar la resistència en un circuit integrat.
5. (2 punts) El diagrama de la Figura 2 correspon al d'una porta lògica CMOS d'una sortida, dissenyada amb Magic VLSI Layout Tool.




Figura 2

- a) A partir del diagrama proporcionat, dibuixeu l'esquema circuital de la porta, identificant clarament les entrades i la sortida.
- b) Determineu la taula de veritat així com l'expressió booleana de la funció lògica realitzada.