


Introducció als Sistemes Digitals

Prova Final. 26 de gener de 2012


Temps per a la resolució: 3 hores.

1 Exercicis curts

1. Dissenyeu un circuit que generi periòdicament els senyals A , B i C dels següent cronograma a partir del rellotge clk . A més dels estats que apareixen al cronograma cal considerar l'estat $ABC = 000$ que apareix després d'un *reset* i en el qual ens volem mantenir indefinidament.
 - a) Inicialment considereu que només són possibles els estats que apareixen al cronograma i també l'estat $ABC = 000$. Representeu el diagrama de transició d'estats corresponent. Dissenyeu un circuit de complexitat mínima.
 - b) A continuació representeu el diagrama de transició del disseny anterior que contempli tots els estats, tant els que heu considerat anteriorment com qualsevol altre que pugui aparèixer de forma espúria. Si els estats espuris no van a parar a cap dels estats que apareixen al cronograma redissenyeu el circuit.



2. Implementeu la funció lògica $F(A, B, C, D, E) = A + \bar{C}D + B\bar{D} + \bar{B}D + \bar{B}CE$ fent servir un MUX 4:1 i la lògica addicional necessària usant com a senyals de control D i E .
3. Implementeu la funció lògica $F(A, B, C, D, E) = A + \bar{C}D + B\bar{D} + \bar{B}D + \bar{B}CE$ fent servir un DEMUX 2:4 i la lògica addicional necessària usant com a senyals de control D i E .
4. Representeu el cronograma del senyal F en produir-se la transició de $ABC = 110$ a $ABC = 010$. Primer ignoreu l'existència de retard i després considereu un temps de propagació Δ per a totes les portes.



5. Escriviu la funció y que implementa la següent descripció VHDL. A continuació escriviu la seva funció simplificada y_s . Finalment afegiu redundància a la funció simplificada per tal d'implementar una nova funció y_r que eviti la possible aparició d'un *glitch*.

```
ENTITY bloc IS
```

```
    PORT (a, b, c : IN std_logic;
```

```
          y : OUT std_logic);
```

```
END bloc;
```

```
ARCHITECTURE arch_bloc OF bloc IS
```

```
BEGIN
```

```
    y <= (a AND c) OR (b AND  $\bar{c}$ ) OR ( $\bar{a}$  AND b AND  $\bar{c}$ );
```

```
END arch_bloc;
```

2 El dau trucat

En aquest exercici explorarem la possibilitat de construir un dau electrònic similar als que ja hem dissenyat anteriorment. Fins ara, l'estratègia per a dissenyar aquest dau *normal* ha estat construir una màquina d'estats amb sis estats determinats per $Q_2Q_1Q_0$. Amb un polsador posem en marxa el rellotge que fa canviar (molt ràpid) d'estat i quan deixem de pitjar el polsador la màquina d'estats s'atura en qualsevol dels sis estats amb la mateixa probabilitat. A cada un d'aquests estats $Q_2Q_1Q_0$ li hem d'assignar un valor de l'1 al 6 que és el valor obtingut en tirar el dau. Aquesta assignació la fem amb un descodificador que ens permet visualitzar aquest valor, convertint l'estat determinat per $Q_2Q_1Q_0$ en un valor decimal de l'1 al 6 usant un display (o en un conjunt de punts que simulen el dau físic usant un conjunt de 7 LED).

1. En primer lloc dissenyeu un dau normal. Construïu una màquina d'estats de sis estats determinats per les sortides $Q_2Q_1Q_0$ de cada un dels tres flip-flop que usareu. Escolliu, per exemple, una seqüència ordenada $Q_2Q_1Q_0$ de l'1 al 6, i feu correspondre directament el valor $Q_2Q_1Q_0$ en decimal al valor obtingut en tirar el dau. Considereu que disposeu d'un descodificador que a partir d'una entrada binària $L_2L_1L_0$ us representa en un display el seu valor en decimal. Dibuixeu l'esquema complet amb el senyal de rellotge clk i el polsador.
2. Ara dissenyeu un dau trucat amb una probabilitat de treure un 6 tres vegades superior a la dels altres valors. Això ho podeu fer amb una màquina d'estats de 8 estats, del 0 al 7. Als estats de l'1 al 6 li assignem directament un valor de l'1 al 6, i als estats 0 i 7 li tornem a assignar el 6. Podeu aprofitar el disseny anterior parcialment. Heu de modificar la màquina d'estats, que podeu substituir per un comptador, i afegir circuiteria extra que faci la conversió de $Q_2Q_1Q_0$ a $L_2L_1L_0$.

3 Un cas pràctic (continuació del parcial)

El tercer exercici de la Prova Parcial del 2011 deia així:

La porta d'accés a un forn ha d'estar bloquejada per motius de seguretat quan a l'interior hi ha una temperatura superior a 100°C.

1. *Una primera manera de fer això és introduir un sensor (A) de temperatura que tingui un nivell alt (1) quan la temperatura sigui alta i superi el llindar de 100°C. En aquest cas la porta està tancada. En canvi, quan la temperatura sigui baixa, per sota del llindar, el sensor està a nivell baix (0) i s'activa una sortida (O) que actua sobre el mecanisme de bloqueig i permet que la porta s'obri.*

Així: $A = 0$ (temperatura baixa), $O = 1$ (porta oberta) i $A = 1$ (temperatura alta), $O = 0$ (porta tancada).

2. *Per tal de millorar la seguretat s'introdueixen tres sensors de manera que la porta només s'obri ($O = 1$) quan els tres sensors A , B i C indiquen temperatura baixa: $A = 0$, $B = 0$ i $C = 0$.*

3. *Com que a vegades un dels sensors s'espatlla, sovint la porta queda innecessàriament bloquejada. Per tant es decideix relaxar la condició de seguretat i permetre l'obertura de la porta quan al menys dos dels tres sensors indiquin temperatura baixa.*

Per a cadascun dels casos anteriors implementeu un circuit que a partir de les entrades A , B i C obtingui la sortida O desitjada.

Malauradament la inspecció de seguretat del gener d'enguany no ha acceptat la relaxació en la seguretat argumentant que quan la porta està oberta no és possible diferenciar si el nombre de sensors que indiquen temperatura baixa és de dos o de tres. Davant aquest fet inesperat responeu proposant una solució que respon amb escreix a l'inconvenient. Manteniu el disseny anterior i hi afegiu tres sortides que actuen sobre tres senyals lluminosos de diferent color, situats sobre la porta. El de color verd (G) s'encén quan tots els sensors indiquen temperatura baixa, el de color groc (Y) quan dos, i només dos, sensors indiquen temperatura baixa i el de color vermell (R) quan un o cap indica temperatura baixa.

Implementeu el circuit que a partir de les entrades A , B i C obtingui les sortides O , G , Y i R desitjades.